TUGAS PENDAHULUAN 1
PERCOBAAN 1 KONDISI 13
1. Kondisi[back]
Buatlah sebuah rangkaian seperti gambar percobaan 1 dengan sumber 3.3 V dengan output seven segment.
Pada percobaan 1 ini terdapat 2 buah saklar spdt dengan logika '0' dan '1' dimana kaki high nya terhubung ke VCC sedangkan kaki low nya terhubung ke ground. Terdapat juga 4 buah JK flip-flop dimana masing-masing kaki R dan S nya terhubung dari output saklar spdt. Serta terdapat 4 buah inverter yang fungsinya untuk membalikkan inputnya. Terdapat IC decoder yang berfungsi merubah bilangan biner menjadi bilangan desimal.
Pada rangkaian asyncronous clock yang terhubung hanya pada saat JK flip-flop yang pertama sedangkan untuk clock berikutnya terhubung dari Q dari JK flip-flop sebelumnya. Ketika saklar 1 berlogika '1' dan saklar 2 berlogika '0' maka input yang masuk kedalam JK flip-flop dalam kondisi set dimana R=0 dan S=1 lalu terhubung ke inverter guna untuk membalikkan input sehingga pada seven segment didapatkan nilai desimalnya 0. Pada seven segment yang terdapat pada rangkaian itu merupakan seven segment common annoda dimana semua pin digabungkan menjadi 1 lalu pin tersebut dihubungkan ke VCC.
Tidak ada komentar:
Posting Komentar