TUGAS PENDAHULUAN 1

PERCOBAAN 1 KONDISI 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Link Download

1. Kondisi[back]

Buatlah rangkaian J-K flip-flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=0, B1=1, B2=don't care, B3=don't care, B4=don't care, B5=don't care , B6=don't care.

2. Gambar Rangkaian Simulasi[back]

3. Video Simulasi[back]

4. Prinsip Kerja Rangkaian[back]

Pada percobaan 1 ini ada rangkaian JK-Flip Flop dan D-Flip flop. JK flip flop kaki High SPDT terhubung ke VCC dan kaki Low nya terhubung ke ground. Dari Rangkaian B1 berlogika '1' dan terhubung ke kaki S sehingga input S berlogika '1'. untuk B2 berlogika '0' dan langsung terhubung ke kaki J sehingga input nya '0'. Untuk B3 berlogika '1' dan langsung terhubung ke clock sehingga inputnya '0'. B4 berlogika '1' dan terhubung ke kaki K sehingga inputnya '1'. B0 berlogika '0' dan terhubung ke kaki R sehingga outputnya '0'. Untuk R dan S prinsip kerjanya aktif low dimana akan aktif ketika berlogika '0'. Dirangkaian input yang di dapatkan oleh R dan S adalah berlogika '0' dan '1' sehingga kondisi pada R dan S disebut kondisi Reset dimana R berlogika '1' dan S berlogika '0' sehingga outputnya berlogika '0' dan '1'.

    Untuk D-flip flop, kaki high SPDT nya terhubung ke VCC dan kaki low nya terhubung ke Ground. Untuk B5 mendapatkan arus langsung dari ground sehingga berlogika '0' kemudian arusnya terhubung ke kaki D sehingga inputnya berlogika '0'. B6 berlogika '1' dan terhubung ke clock sehingga clock itu berlogika '1' sedangkan kaki R dan S mendapatkan input dari B1 dan B0, dimana berlogika '0' dan '1' sehingga kondisi pada R dan S disebut kondisi Reset dimana R berlogika '1' dan S berlogika '0' sehingga outputnya berlogika '0' dan '1'.

5. Link Download[back]

Download Video[here]

Download Rangkaian[here]

Download 74LS112 [here]

Download 7474 [here]

Download HTML[here]