LAPORAN AKHIR 1
PERCOBAAN 1
PERCOBAAN 1
2. Alat dan bahan[back]
- Panel DL 2203C
- Panel DL 2203D
- Panel DL 2203S
- Jumper
3. Rangkaian Simulasi[back]
4. Prinsip Kerja[back]
Pada percobaan 1 modul 4 ini terdapat 7 saklar serta 4 buah JK flip-flop dimana untuk kaki JK flip-flop pertama dihubungkan ke not sedangkan untuk JK flip-flop seterusnya disambungkan pada output JK flip-flop yang pertama, sedangkan untuk clock dihubungkan dari gerbang and yang salah satu kaki inputnya terhubung ke clock. Pada saat rangkaian dijalankan maka akan muncul output yang menyatakan kondisi shift register.
5. Video Praktikum[back]
1. Analisa output yang dihasilkan tiap kondisi.
Pada kondisi pertama terjadi shift register serial in serial out (siso) dikarenakan inputnya masuk secara bertahap begitupun outputnya juga keluar secara bertahap.
Pada kondisi kedua terjadi shift register serial in paralel out (sipo) dikarenakan inputnya masuk secara bertahap sedangkan output nya keluar secara bersamaan.
Pada kondisi ketiga terjadi shift register paralel in serial out (piso) dikarenakan inputnya masuk secara bersamaan sedangkan outputnya keluar secara bergantian.
Pada kondisi keempat terjadi shift register paralel in paralel out (pipo) dikarenakan input dan output nya terjadi secara bersamaan.
2. Jika gerbang and pada rangkaian dihapus, sumber clock dihubungkan langsung ke flip-flop, bandingkan output yang didapatkan.
Apabila gerbang and dihapus dan sumber clock langsung ke flip-flop maka output nya akan terus bergantian tanpa berhenti pada logic probe dan akan berhenti jika dihubungkan dengan gerbang and. Jadi fungsi gerbang and pada rangkaian untuk menghentikan keluaran pada logic probe.
Tidak ada komentar:
Posting Komentar